服务热线:

Microchip为高效能资料中心运算推出串行内存控制器

发布日期:2021-10-04 20:43   浏览量:

[Microchip为高效能资料中心运算推出串行内存控制器

随著人工智能(AI)与机器学习等工作负荷对于运算需求的加速成长,传统的平行连接式DRAM内存已成为新世代CPU的一个重大障碍,因为平行连接技术需要更大量的内存通道以提供更多内存带宽。Microchip Technology (Nasdaq: MCHP)今天宣布扩充资料中心产品范畴,并以业界第一款商用串行内存控制器跨足内存基础设施市场。新的让CPU及其他以运算为主的SoC,能够在相同的封装空间内利用四倍于平行连接式DDR4 DRAM的内存通道。Microchip的串行内存控制器为这些运算繁重的平台提供更大的内存带宽、媒体独立性以及超低延迟。

 

CPU处理核心数量的增加,使得每一核心可用的平均内存带宽减少,因为CPU和SoC无法在一颗单芯片上延展平行DDR接口数量以满足数量增加的核心需求。SMC 1000 8x25G借由兼容的8-bit Open Memory Interface (OMI) 25 Gbps管线与CPU创建接口,并且借由一个72-bit DDR4 3200接口与内存桥接,因而大幅减少每一个DDR4内存通道所需的host CPU或SoC接脚数量需求,以达到更多内存通道并且增加可用的内存带宽。

 

具备OMI支持能力的CPU或SoC可以利用广泛的媒体类型,包含不同的成本、功能与效能组合而不需要针对每一类型集成一个独特的内存控制器。相反的,如今的CPU和SoC内存接口通常被锁死在特定的DDR接口协定例如DDR4,而其接口速率也是固定在特定类型。SMC 1000 8x25G是Microchip第一个提供媒体独立OMI接口的内存基础设施产品。

 

资料中心应用工作负荷需要仰赖OMI-based DDIMM内存产品,以提供如同今日平行连接DDR内存产品的高效能带宽和低延迟。Microchip的SMC 1000 8x25G采用创新的低延迟设计,它和传统集成式DDR (LRDIMM)控制器相比只增加不到4 ns延迟。也就是说,OMI-based DDIMM产品具备了几乎等同于LRDIMM产品的带宽和延迟效能。

 

Microchip资料中心方案事业处副总裁Pete Hazen表示:“Microchip很高兴推出业界第一款串行内存控制器产品。新内存接口技术例如Open Memory Interface (OMI)让广泛的SoC应用能够支持高效能资料中心应用的更高内存需求。Microchip进军内存基础设施市场,突显我们对于改善资料中心效能与效率的投入。”

 

IBM Power Systems首席架构师Steve Fields表示:“IBM客户的工作负荷需要越来越多内存,因此我们为POWER处理器内存接口做了一项策略决策,采用OMI标准接口以增加内存带宽。IBM感谢能与Microchip缔结伙伴以提供这项方案。”

 

SMART Modular、Micron和Samsung Electronics正在制造多种具备高接脚效率的84-pin Differential Dual-Inline Memory Modules (DDIMM),容量从16 GB到256 GB,遵循JEDEC DDR5标准草案DDIMM构型规格。这些DDIMM将运用SMC 1000 8x25G并且将能无缝接入任何OMI兼容25 Gbps接口。

 

OpenCAPI Consortium总裁Myron Slota表示:“Open Memory Interface (OMI)标准提供高接脚效率的串行内存接口,让广泛的CPU和SoC应用非仅能够延展内存带宽,而且可以在越来越多新兴媒体类型例如储存级内存之间无缝转移。OpenCAPI提供免权利金的host和target IP,并推动广泛的计划以确保标准遵循。”

 

Google平台基础设施技术长Rob Sprinkle表示:“Google客户受惠于一些需要高效能内存的繁重资料应用,例如机器学习与资料分析。Google强力支持开放标准计划,例如Open Memory Interface (OMI)提供了高效能内存接口以达成这些重要的带宽与延迟效能目标。”

 

开发工具

为支持客户建构兼容于OMI标准的系统,SMC 1000配备设计导入附件与ChipLink诊断工具,以一个直觉式的图形接口提供广泛的除错、诊断、组态和分析工具。

 

供货与定价

SMC 1000 8x25G开始供应样本,详细信息请参观:。

样本订购请洽询Microchip业务代表。